• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Das Einschließen von Metallisierungsgebieten (22A, 22B, 22C) in ein Auskleidungsmaterial (20; 28A, 28B, 28C), das z. B. aus Tantal, Tantalnitrid, Titan, Titannitrid, Siliciumnitrid und Siliciumcarbid besteht, erlaubt es, aggressive oder raue Bearbeitungsschritte zu verwenden. Diese aggressiven Bearbeitungsschritte bieten die Möglichkeit der Herstellung neuer Bauteilearchitekturen. Außerdem können durch Einschließen der Metallisierungsgebiete die Wanderung von Metallionen und Elektromigration verhindert werden. Ferner können die eingeschlossenen Metallisierungsgebiete als Selbstausrichtungs-Ätzmaske eng zwischen benachbarten Bearbeitungsschritten eingeätzt werden, wodurch die solchen Durchführungen zugeordnete Substratfläche deutlich verringert werden kann, ohne dass die Wahrscheinlichkeit elektrischer Kurzschlüsse zu benachbarten Metallisierungsgebieten hin vergrößert wird.
    公开号:DE102004030860A1
    申请号:DE102004030860
    申请日:2004-06-25
    公开日:2005-02-03
    发明作者:Stephen L. Brown；Greg Costrini；Frank Findeis；Michael C. Gaidis；Walter Glashauser；Joachim Nützel；Eugene O'sullivan；Chanro Park
    申请人:Infineon Technologies AG；International Business Machines Corp；
    IPC主号:H01L21-4763
    专利说明:
    [0001] DieErfindung betrifft allgemein die Herstellung von Halbleiterbauteilen.
    [0002] Wiees dem Fachmann bekannt ist, gehörtes zu den jüngstenBearbeitungstechniken betreffend integrierte Schaltkreise, damaszierteoder fein strukturierte, abgeschiedene Metallleitungen und Durchführungenaus Kupfer oder Wolfram zu polieren.
    [0003] Diesich ergebenden, freigelegten Metallleitungen und Durchführungenaus Kupfer oder Wolfram sind besonders anfällig für Korrosion, die sich aus anschließenden Bearbeitungsschrittenergibt. Demgemäß sind vieleder effektiveren Bearbeitungsschritte einfach zu rau, als dass siebei derartigen freigelegten Kupfer- oder Wolframleitungen verwendetwerden könnten.Derartige Einschränkungender verfügbaren Ätztechnikenund anderer Bearbeitungsvorgängeerfordern teure Modifizierungen an einem billigeren Prozessablauf,der andernfalls verwendet werden könnte.
    [0004] ZumBeispiel ist es dem Fachmann bekannt, dass die meisten Halbleiterbauteile über mehrere Schaltungsschichtenverfügen,die überDurchführungenverbunden sind, die durch isolierende und/oder dielektrische Materialiengeätztsind, die die zwei Schaltungsebenen trennen und die mit einem leitendenMaterial wie z. B. Kupfer oder Wolfram aufgefüllt sind. Um elektrische Kurzschlüsse zu vermeiden,ist es sehr bedeutsam, dass diese mit leitenden Metallen aufgefüllten Durchführungennicht unbeabsichtigt mit anderen leitfähigen Leitungen und/oder Bauteilenin Kontakt gelangen. Da elektrische Schaltkreise und Bauteile ineinem integrierten Chip sehr klein sind, kann eine Durchführung, diezwei Schaltungsebenen nicht erfolgreich miteinander verbindet, sondernnur um einige wenige zehn Mikrometer fehlausgerichtet ist, zu Kurzschlüssen führen undeinen vollständigenWafer mit Bauteilen nutzlos machen. Wie es dem Fachmann bekanntist, sind die meisten fehlausgerichteten Durchführungen das Ergebnis einerfehlausgerichteten Ätzmaske.Daher ist es wesentlich, Vorkehrungen zu ergreifen, um sicher zu sein,dass nicht eine kleinere Fehlausrichtung zu Kurzschlüssen führt. Derzeitbesteht eine der üblichenMaßnahmenzum Vermeiden derartiger zerstörenderelektrischer Kurzschlüsseim Vergrößern der Fläche, diejedem Ätzvorgangfür eineDurchführung zugeordnetist. D. h., dass die Trennung zwischen Schaltkreisen oder elektrischleitfähigenLeitungen und dem Ort, an dem eine Durchführung von einer oberen zu einerunteren Ebene geätztwird, vergrößert wird.Dies ist selbstverständlicheine einfache und effektive Lösung.Unglücklicherweisestellt das Vergrößern derFlächefür jedeDurchführungauch eine Vergeudung dar und verringert die Ausbeute, da jedes derartigBauteil mit mehreren Schichten typischerweise mehrere Durchführungenenthältund da jeder Wafer hunderte von Bauteilen enthält.
    [0005] DerErfindung liegt die Aufgabe zugrunde, ein Verfahren zum Schützen einesMetallisierungsgebiets und eine Halbleiterstruktur mit mindestenseinem Metallisierungsgebiet zu schaffen, bei denen ziemlich raueBearbeitungsschritte an Substraten ausgeführt werden können, diefeine integrierte Strukturen aus einem Metall wie z. B. Kupfer oder Wolframenthalten.
    [0006] DieseAufgabe ist durch das Verfahren gemäß dem beigefügten Anspruch1 und die Halbleiterstruktur gemäß dem beigefügten Anspruch21 gelöst.
    [0007] Durchdas erfindungsgemäße Verfahren werdenMetallisierungsgebiete eingeschlossen, um eine Zwischenstrukturzu erzeugen, wodurch aggressive Bearbeitungsschritte möglich sind,eine Wanderung von Metallionen oder Elektromigration verhindertwird und die Packungsdichte unter Verwendung der eingeschlossenenMetallisierungsgebiete als selbstausgerichtete Maske zum Ätzen vonHohlräumenwie Gräbenoder Metallisierungsgebieten von einer oberen Metallisierungsebenedurch ein Zwischendielektrikum zu einer unteren Ebene von Schaltkreisenoder einer Metallisierung erhöhtwird. Das Einschließenund ein Einebnen nach dem Einschließen sorgen für eine glattereOberflächefür eine anschließende Bearbeitung,und sie ermöglichendie Verwendung effektiverer und/oder aggressiverer Bearbeitungstechnikenwie RIE (Reactive Ion Etching) auf Chlorbasis, und demgemäß wird dieErzeugung neuer Bauteilarchitekturen ermöglicht.
    [0008] BeimVerfahren und der Halbleiterstruktur gemäß der Erfindung ist ein Substratmit einem Dielektrium mit einer Oberseite vorhanden, die mindestensein Metallisierungsgebiet mit einer freigelegten Oberseite bildet,wie sie durch einen typischen Feinstrukturierprozess für Kupferoder Wolfram geschaffen wird. Bei vielen Anwendungen enthält das durch denFeinstrukturierprozess erzeugte Metallisierungsgebiet auch eineSchutzauskleidung oder -barriere, die die Seiten und den Boden desHohlraums, des Grabens oder der Durchführung bedeckt, bevor das Kupferoder ein anderes Metall abgeschieden wird. Zu geeigneten Materialienfür dieSchutzauskleidung gehören,ohne dass hierauf eine notwendige Beschränkung bestünde, Tantal (Ta), Tantalnitrid(TaN, Titan (Ti), Titannitrid (TiN), Siliciumnitrid (SiN) und Siliciumcarbid(SiC). Die Oberflächedes freigelegten Kupfers oder der Metallisierung wird dann durchirgendeinen geeigneten Bearbeitungsschritt wie Nassätzen, RIE(Reactive Ion Etching) mit z. B. Co-NH3-Plasma zum Ätzen vonKupfer, IBE (Ion Beam Etching) oder modifiziertem CMP (Chemical MechanicalPolish) mit einer Vertiefungsstruktur versehen. Dann wird eine Schichteines Schutzauskleidungsmaterials, wie Ta, TaN, Ti, TiN, SiN oderSiC, auf der mit Vertiefungen versehenen Oberfläche des Metallisierungsgebietsabgeschieden, um das Metallisierungsgebiet einzuschließen. Dannkann eine Einebnung durch CMP erfolgen, um für eine sehr glatte Oberfläche zu sorgen.Die eingeebneten, eingeschlossenen oder geschützten Metallisierungsgebietesorgen füreine glattere Oberflächefür folgende Bearbeitungsschritte,und sie erlauben auch aggressivere oder rauere Bearbeitungsschritte.Gemäß einemersten Beispiel kann ein Stapel magnetischer Filme auf der dielektrischenSchicht und den geschütztenMetallisierungsgebieten abgeschieden werden. Der Stapel magnetischerFilme kann dann durch Chlor-unterstütztes RIE durch Ätzen strukturiertwerden wobei dieser Vorgang zu korrodierend ist, als dass er beifreigelegten Kupfer- oder Wolframleitungen angewandt werden könnte. Gemäß einem zweitenBeispiel könnenzwei benachbarte eingeschlossene Metallisierungsgebiete als Maskezum Ätzeneiner Durchführungvon einer Oberfläche durchdie Zwischenschicht hindurch verwendet werden, wenn die Auskleidungund der die Metallisierungsgebiete einschließende Einschluss aus einem Dielektriumbestehen. Dann kann in der Durchführung in direktem Kontakt mitdem Material, das die Leitungen einschließt, ein leitendes Metall, wieKupfer mit einer Metallauskleidung, oder Wolfram abgeschieden werden,ohne dass die eingeschlossenen Metallisierungsgebiete kurzgeschlossenwürden.Gemäß einerdritten Anwendung wirkt das die Metallisierungsgebiete einschließende Materialals Barriere gegen Wanderung oder Elektromigration von Metallionenoder -atomen, wie z. B. Kupfer, in die Nähe empfindlicher Schaltungskomponenten.Schließlich sorgtdas Einschließender Metallisierungsgebiete für eineeffektive Adhäsionsförderungund fürSchutz gegen Oxidation oder Korro sion, so dass ein weiterer Bereichvon Dielektrika fürFilme verwendet werden kann, die auf den Metallisierungsgebietenabzuscheiden sind. Zum Beispiel könnte Siliciumoxid direkt, ohneSiliciumnitrid-Zwischenschicht, auf einem Metallisierungsgebietverwendet werden, wodurch die effektive Dielektrizitätskonstanteund die Kapazität derStruktur deutlich gesenkt werden könnten.
    [0009] Für ein vollständigeresVerständnisder Erfindung von Vorteilen derselben wird nun auf die folgendeBeschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen,die Folgendes zeigen.
    [0010] 1A–1C veranschaulichentypische bekannte Schritte beim Herstellen einer Metallisierungsebenedurch einen Feinstrukturierprozess;
    [0011] 2A–2D veranschaulichenanfängliche Bearbeitungsschrittezum Einschließenvon Metallisierungsgebieten gemäß einerAusführungsformder Erfindung;
    [0012] 3A und 3B sowie 4A bis 4D veranschaulichen zweiAusführungsformender Erfindung, die zum Schützenvon Metallisierungsgebieten gegen aggressive und raue Bearbeitungsschrittegeeignet sind; und
    [0013] 5A und 5B veranschaulichen die Vorteile derErfindung hinsichtlich einer Verringerung der Zellengröße einerelektronischen Schaltung, die durch Durchführungen mit einer unteren Metallisierungsschichtoder Schaltungen verbunden ist.
    [0014] Nunwerden die Ausgestaltung und Verwendung der derzeit bevorzugtenAusführungsformen derErfindung detailliert erläutert.Es ist jedoch zu beachten, dass durch die Erfindung ei nige Konzepte geschaffensind, die in einer großenVielzahl von Ausführungsformenin speziellen Zusammenhängen realisiertwerden können.Die speziellen Ausführungsformen,wie sie hier erörtertsind, veranschaulichen lediglich spezielle Vorgehensweisen zum Ausgestaltenund Nutzen der Erfindung.
    [0015] Die 1A zeigt einen Querschnitteines Substrats mit Metallisierungsgebieten (z. B. Gräben und/oderDurchführungen),die in einem Dielektrium ausgebildet sind. Typischerweise werdendie Metallisierungsgebiete durch einen Feinstrukturierprozess hergestellt,jedoch könntensie durch irgendeine andere geeignete Technik hergestellt werden.Wie dargestellt, verfügtein Substrat 10 überein Dielektrium 12 in einer ersten Ebene, das eine Anzahlverschiedener Typen ausgewählterSchaltkreise enthalten kann. Zum Beispiel können Verbindungs-Kontaktflecke 14A und 14B Verbindungenzu Metallisierungsgebieten oder Anschlüssen verschiedener Schaltkreisewie der Bitleitung von Speicherzellen, die in der dielektrischenSchicht 12 liegen, repräsentieren. Soist zu beachten, dass das Substrat 10 eine einzelne Schichtvon Schaltkreisen oder Metallisierungsleitungen auf der Oberseiteeines Siliciumwafers repräsentierenkönnte,oder alternativ könnteder Begriff Substrat dazu verwendet werden, mehrere Schichten zurepräsentieren,die Schaltkreise miteinander verbinden. In jedem Fall ist eine Schicht 16 ausdielektrischem Material dargestellt, in die mehrere Gräben 18A, 18B und 18C eingeätzt sind.Die Seitenwände undder Boden der Gräbensowie die Oberflächeder dielektrischen Schicht 16 sind typischerweise durch eineBarriereschicht oder ein Barrieremetall 20 bedeckt, wiez. B. Ta, TaN, Ti, TiN SiN oder SiC, das durch einen Prozess wiePVD (Plasma Vapor Deposition) oder CVD (Chemical Vapor Deposition)abgeschieden werden kann. Nachdem die Barriereschicht 20 abgeschiedenist, wird ein geeignetes leitendes Material 22, wie Kupfer,abgeschieden, um den Graben aufzu füllen und die Oberfläche derdielektrischen Schicht 16 zu bedecken.
    [0016] Das überschüssige Kupferoder leitende Material 22 sowie diejenigen Abschnitte derBarriereschicht oder des Barrierematerials 20, die dieOberflächedes dielektrischen Materials 16 bedecken, werden dann entfernt,um Metallisierungsstreifen 22A, 22B und 22C auszubilden,die in den mit Barrieremetall 20 ausgekleideten Gräben 18A, 18B und 18C vorhandensind, wie es in der 1C dargestellt ist.Die Konfiguration der 1C kannz. B. durch einen zweistufigen CMP-Prozess realisiert werden. Dererste Polierschritt verwendet ein Poliermaterial, das als chemischselektiv hinsichtlich der Barriereschicht 20 gewählt ist,um das Kupfer oder eine andere Metallisierung bis herunter zu dieserzu entfernen, wie es in der 1B dargestelltist. Dann verwendet der zweite Polierschritt ein für das Dielektrium 16 chemischselektives Material, um diejenigen Teile der Barriereschicht oderdes Barrierematerials 20 zu entfernen, die sich auf diesembefinden, was zur Struktur der 1C führt. DerFachmann erkennt, dass bis zu diesem Punkt herkömmliche Feinstrukturier-Bearbeitungsschritteverwendet wurden.
    [0017] Durchdie Verwendung der Barriereschicht 20 an den beiden Seitenund dem Boden des Grabens werden die Metallisierungsgebiete eingeschlossen,um die Adhäsionzu verbessern, währendeine Wanderung von Metallatomen oder -ionen, wie z. B. Kupfer, indas umgebende Dielektrium verhindert wird. Außerdem werden, wie es nachfolgenderörtert wird,durch ein vollständigesEinschließender Metallleitungen (einschließlichder Oberseite) mit einem Material wie Ta, TaN, Ti, TiN SiN oderSiC diese Metallleitungen (die z. B. aus Kupfer oder Wolfram bestehen)geschützt,so dass in weiteren Schritten sehr raue oder aggressive Bearbeitungsschritteoder -methoden verwendet werden können. Die Fähigkeit, eine derartige aggressiveBearbeitung, wie z. B. Chlor-gestütztes RIE, zu verwenden, erlaubtdie Herstellung neuer Bauteilearchitekturen.
    [0018] UnterBezugnahme auf die 2A und 2B erfolgt nun eine BeschreibunganfänglicherBearbeitungsschritte gemäß einerAusführungsformder Erfindung. Wie es in der 2A dargestelltist, wurde die Oberflächeder Metallisierungsgebiete 22A, 22B und 22C durcheinen Bearbeitungsschritt mit Vertiefungen versehen, der so gewählt wurde,dass er für diedielektrische Schicht 16 selektiv ist, wobei er auch für die Barriereschicht 20 selektivsein kann, was jedoch nicht der Fall sein muss. Ein effektives Bearbeitungsverfahrenzum Versehen der Metallisierungsgebiete mit Vertiefungen bestehtin der weiteren Verwendung von CMP auf solche Weise, dass der obere Teilder Kupfer- oder Metallisierungsleitungen 22A, 22B und 22C entferntwird, wobei jedoch Selektivität hinsichtlichder dielektrischen Schicht 16 besteht. Zu anderen geeignetenBearbeitungsschritten gehören RIE-Plasma-Metallätzen (z.B. mit CO-NH3-Plasma zum Ätzenvon Kupfer) oder Ätzenmittels Ionenfräsen(Sputtern) oder Nassätzen,durch das das Metall leicht entfernt ist, wobei jedoch wiederumSelektivität hinsichtlichder dielektrischen Schicht 16 besteht. Unabhängig vomausgewähltenBearbeitungsschritt besteht das in der 2A dargestellte Ergebnis darin, dassdie Oberfläche 24 derMetallisierungsgebiete (z. B. aus Kupfer oder Wolfram) 22A, 22B und 22C bisunter die Oberfläche 26 desdielektrischen Materials 16 zwischen ungefähr 10 nmund 100 nm vertieft ist.
    [0019] Nachdemdas Metall mit Vertiefungen versehen wurde, wird eine Abdeckauskleidungs-oder Barriereschicht 28 aus einem ausgewählten Materialauf dem dielektrischen Material 16 und den mit Aussparungenversehenen Metallleitungen der 2A abgeschieden.Demgemäß werdendie Leitungen aus Kupfer oder einem anderen Metall vollständig durch dieAuskleidung, wie z. B. Ta, TaN, Ti, TiN SiN oder SiC, eingeschlossen,wie es in der 2B dargestellt ist.Bei einer Ausführungsformwird die Einschließschicht 28 ausdemselben Material gewählt,das zum Auskleiden der Gräben 18A, 18B und 18C verwendet wird.Jedoch ist die Verwendung desselben Materials nicht zwingend erforderlich,sondern es könnenandere Materialien verwendet werden, die zum Schützen der Metallleitungen (ausKupfer bei der Ausführungsform)geeignet sind.
    [0020] Eswird nun auf die 2C Bezuggenommen, gemäß der dasauf der dielektrischen Schicht 16 vorhandene Auskleidungsmaterial 28 durchirgendeinen geeigneten Prozess, wie z. B. CMP, bis auf die Oberfläche 26 derdielektrischen Schicht 16 eingeebnet wird. Dies führt dazu,dass die Metallisierungsgebiete 22A, 22B und 22C durchdie Barriereauskleidung 20, die die Gräben auskleidet, und die Abdeckschichtoder das Abdeckmaterial 28A, 28B und 28C vollständig eingeschlossensind, wie es in der 2C dargestelltist. Die Einebnung bei dieser Ausführungsform isoliert auch dieMetallisierungsgebiete gegen benachbarte Metallisierungsgebiete,und sie sorgt füreine sehr glatte Oberflächefür folgende Bearbeitungsschritte.Alternativ kann die Barrierematerialschicht 28 mit dafür ausreichenderDicke abgeschieden werden, dass sie so herunterpoliert werden kann,dass sie nicht nur die Metallisierungsgebiete einschließt, sondernauch eine eingeebnete Schicht des Barrierematerials verbleibt, diesowohl die Metallisierungsgebiete als auch die dielektrische Schicht 16 bedeckt.Wie es unten erörtertwird, sorgt das Einschließender Metallisierungsgebiete in ein geeignetes Material für die Möglichkeitzusätzlicheraggressiver und rauer Bearbeitungsschritte.
    [0021] Wiees der Fachmann ebenfalls erkennt, können zusätzliche Schichten elektronischerElemente in Form von Metallisie rungsleitungen über den eingeschlossenen Leitungenoder Metallisierungsgebieten, wie es in der 2D dargestellt ist, hergestellt werden.Zum Beispiel kann eine andere dielektrische Schicht 29 direktauf der Oberseite des schützendenEinschlussmaterials 28A, 28B und 28C und derdielektrischen Schicht 16 abgeschieden werden. Das Einschlussmaterial 28 ermöglicht es,die dielektrische Schicht 29 direkt abzuscheiden, ohnezunächsteine Schicht aus Siliciumnitrid oder Siliciumcarbid herzustellen,wie dies typischerweise bei bekannten Prozessen erforderlich ist.Demgemäß kann,wenn Siliciumoxid oder ein Material mit niedrigem K-Wert als dielektrischeSchicht 29 in engem Kontakt mit den Metallisierungsgebietenaus Kupfer und/oder Wolfram verwendet wird, die Kapazität zwischenelektronischen Elementen und/oder Metallisierungsgebieten relativzur Kapazitätbeim Stand der Technik verringert werden, bei der ein Material mit höherem K-Wertals Adhäsionsförderer undDiffusionssperrmaterial verwendet werden muss.
    [0022] Eswird nun auf die 3A und 3B sowie 4A bis 4C Bezuggenommen, in denen Beispiele von Bearbeitungsverfahren veranschaulichtsind, die durch die Erfindung ermöglicht sind. Wie es in der 3A dargestellt ist, kannein MRAM (Magnet Random Access Memory) dadurch hergestellt werden,dass ein Stapel 30 magnetischer Filme auf der Oberfläche der eingeebnetenStruktur der 2C hergestelltwird, wie es in der 3A dargestelltist. Dann wird ein Fotoresist oder eine alternative Hartmaske 32 abgeschiedenund strukturiert, wie es in der 3A dargestelltist. Wie es dem Fachmann bekannt ist, sind zum Ätzen eines magnetischen Stapels,wie des Stapels 30, häufigraue oder aggressive Bearbeitungsschritte erforderlich. Zum Beispielkann der magnetische Stapel nun, wegen des Schutzeinschlusses der Metallisierungsgebiete,durch Chlor-gestütztesRIE geätztwerden. Bekannte Strukturen mit nicht eingeschlossenen Metallisierungsgebietenaus z. B. Kupfer oder Wolfram sind sehr schwierig mit Chemikalien aufChlorbasis reaktiv zu ätzen,da praxisgerechte Endpunkte zu freigelegtem Kupfer oder Wolframmit nicht akzeptierbarer Korrosion des Metalls durch das Chlor führen. Jedochwird, gemäß der Erfindung, durchdas Einschließenvon Metallleitungen, z. B. aus Kupfer, durch ein Material, wie Ta,TaN, Ti, TiN SiN oder SiC, ein angemessener Schutz hinsichtlicheines wesentlichen Überätzens desmagnetischen Stapels 30 geschaffen, ohne dass es zu einerKorrosion der Metallleitungen, z. B. aus Kupfer oder Wolfram, käme. Diesich bei der Ausführungsformergebende Struktur ist in der 3B dargestellt.
    [0023] Die 4A bis 4D veranschaulichen eine alternativeAusführungsform,die die Verwendung aggressiver oder rauer Bearbeitungsschritte ermöglicht. Gemäß dieserAusführungsformwerden typischerweise die oben erörterten bekannten Bearbeitungsschritteverwendet, um die in der 1B dargestellte Strukturzu erzielen. Dann werden, abweichend von der vorigen Ausführungsform,Abschnitte des schützendenAuskleidungsmaterials 20, das die dielektrische Schicht 16 bedeckt,nicht entfernt, wie es in der 1C dargestelltist, sondern sie verbleiben. Das Metall im Graben wird erneut mitVertiefungen versehen, wie es in der 4A dargestelltist, wozu einer der Prozesse verwendet wird, die oben unter Bezugnahmeauf die 2A erörtert sind.Dann wird ein geeigentes Barriere- oder schützendes Einschlussmaterial 28A, 28B und 28C,wie Ta, TaN, Ti, TiN SiN oder SiC, auf der Oberfläche 24 derKupferleitungen 22A, 22B und 22C abgeschieden,um die Aussparungen überden Kupfer- und Wolframleitungen durch einen Prozess aufzufüllen, wieer unter Bezugnahme auf die 2B erörtert wurde.Das Barriere- oder Auskleidungsmaterial 28 wird nicht nurin den Aussparungen überKupferleitungen abgeschieden, sondern es wird auch über demvorhandenen Auskleidungsmateri al 20, das zum Auskleidender Gräben verwendetwurde, abgeschieden. Die Struktur wird dann einem CMP-Prozess unterzogen,um das Einschlussmaterial 28 einzuebnen, wie es in der 4B dargestellt ist, mitder Option des Wegpolierens des Auskleidungsmaterials 20 über demDielektrium 16. Zum Beispiel werden gemäß einer Ausführungsform 40nm TaN auf der Struktur abgeschieden und dann so poliert, dass eineBeschichtung von 20 nm verbleibt. Dann wird ein Stapel 30 magnetischerFilme auf der eingeebneten Struktur abgeschieden, woraufhin eineMaske 32 angebracht wird, wie es oben erörtert wurdeund wie es auch in der 4C dargestelltist. Dann kann der magnetische Stapel 30 mit einem rauenoder aggressiven Ätzschritt,z. B. durch einen Chlor-gestützenRIE-Prozess, geätztwerden, um die in der 4D dargestellteStruktur zu erzeugen.
    [0024] Nachdem Strukturieren des Stapels 30 magnetischer Filme kanneine Schicht eines geeigneten Materials wie Siliciumnitrid (SiN)oder Siliciumoxid (SiOx) auf der strukturierten Struktur abgeschieden werdenund ein CMP-Prozess kann auf eine Weise ausgeführt werden, die dazu geeignetist, mit noch einer anderen Ebene einer Metallisierung oder eines Schaltkreisesfortzufahren. Es ist auch zu beachten, dass durch Auswählen einesAuskleidungsmaterials, wie Ta, TaN, Ti, TiN SiN oder SiC, die eingeschlossenenMetallleitungen währendeines Ätzschrittsals Harzmaske verwendet werden können.
    [0025] Daherwird nun unter Bezugnahme auf die 2C gemeinsammit den 5A und 5B ein zweiter Vorteil derErfindung veranschaulicht. Wie dargestellt, sind die Barrierematerialien 20 und 28,die die Metallleitungen 22A und 22B einschließen, zurVerwendung als Ätz-Harzmaskegeeignet. Demgemäß kann,wie es in der 5A dargestelltist, das Dielektrium 16 zwischen den eingeschlossenen Metallleitungen 22A und 22B weggeätzt werden,wobei selbstausgerichtete Durchführungen 34A und 34B verbleiben.Wie es ebenfalls dargestellt ist, kann ein geeignetes, gut leitendesMetall dazu verwendet werden, die Durchführungen 34A und 34B aufzufüllen, umleitende Stopfen 35A und 35B auszubilden, die nurgeringfügigdurch das Barrierematerial 20 von den Metallisierungsgebieten 22A, 22B und 22C getrenntsind, jedoch nicht in elektrischem Kontakt mit diesen stehen. Dieskann dann besonders einfach realisiert werden, wenn die Auskleidung 20 unddas Einschlussmaterial 28 so gewählt werden, dass sie Dielektrikasind, wie SiN oder SiC, in welchem Fall die geätzten Durchführungenauf natürlicheWeise gegen die benachbarten Metallleitungen 22A und 22B isoliertsind.
    [0026] Eswird nun auf die 5B Bezuggenommen, in der beispielhaft eine Draufsicht einer Struktur dargestelltist, die gemäß den Lehrendieser Erfindung dadurch hergestellt werden kann, dass Resiststreifen 36A, 36B und 36C soabgeschieden werden, dass sie senkrecht zu den Metallisierungsgebieten 22A, 22B und 22C verlaufen.Da Durchführungengenau platziert werden können,kann deutlich an Raum eingespart werden, wodurch wiederum die Ausbeute erhöht werdenkann.
    [0027] BisherigeProzesse, die keinen Maskenprozess mit Selbstausrichtung gemäß der vorliegenden Erfindungverwenden, benötigentypischerweise den doppelten Abstand zwischen zwei parallelen Metallisierungsgebieten,um elektrische Kurzschlüsseund andere Beeinträchtigungendurch diese Ausrichtung zu minimieren.
    [0028] Esist auch zu beachten, dass das Einschließen der Metallisierungsgebiete,wie oben erörtert, aucheffektiv eine Wanderung von Metallionen, wie Kupfer, in umgebendeoder benachbarte empfindliche elektronische Elemente oder Komponentenverhindert. Die Verwendung von Einschlussmaterialien wie Ta, TaN,Ti, TiN SiN oder SiC in Gräbenund Durchführungenkann auch eine Oberflächendiffusion(z. B. entlang den Seiten der Gräben),wie sie sich bei Elektromigration zeigt, verhindern, und es zeigt sichein hoher Nutzen als Diffusionsbarriere (z. B. aufgrund von Elektromigrationin Durchführungen).
    权利要求:
    Claims (32)
    [1] Verfahren zum Schützen eines Metallisierungsgebietsin einer Halbleiterstruktur zum Verbessern der weiteren Bearbeitung,mit den folgenden Schritten: – Bereitstellen eines Substratsmit einer dielektrischen Schicht mit einer Oberseite, die mindestens einMetallisierungsgebiet mit freigelegter Oberfläche bildet; – Herstelleneines Vertiefungsmusters in der freiliegenden Oberfläche desmindestens einen Metallisierungsgebiets unter der Oberfläche derdielektrischen Schicht; und – Abscheiden einer Schichteines schützendenEinschlussmaterials auf der mit Vertiefungen versehenen Oberfläche desmindestens einen Metallisierungsgebiets.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass der Schritt des Herstellens von Vertiefungen einen der folgendenBearbeitungsschritte beinhaltet: Nassätzen, reaktives Ionenätzen (RIE),Ionenstrahlätzen(IBE) und modifiziertes chemisch-mechanisches Polieren (CMP) einerfeinen Struktur.
    [3] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass der Schritt des Abscheidens eines schützenden Einschlussmaterialsden folgenden Schritt beinhaltet: Abscheiden einer Schicht eines Materials,das aus der aus Tautal, Tantalnitrid, Titan, Titannitrid, Siliciumnitrid,Siliciumcarbid und Kombinationen derartiger Materialien bestehendenGruppe ausgewähltwird, auf der mit Vertiefungen versehenen Oberfläche mindestens eines Metallisierungsgebiets.
    [4] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass der Schritt des Abscheidens eines schützenden Einschlussmaterialsdie folgenden Schritte beinhaltet: Abscheiden einer Schicht des Materialsauf der Oberflächedes Dielektriums und des mindestens einen Metallisierungsgebiets,und Entfernen des schützendenEinschlussmaterials von der Oberfläche der dielektrischen Schicht.
    [5] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass dadurch gekennzeichnet, dass der Schritt des Entfernens desschützendenEinschlussmaterials einen CMP- oder Rückätzprozess zum Einebnen derHalbleiterstruktur beinhaltet.
    [6] Verfahren nach Anspruch 1, gekennzeichnet durch dieBearbeitungsschritte des Abscheidens eines Stapels (30)magnetischer Filme auf der dielektrischen Schicht (16)und dem schützendenEinschlussmaterial, und strukturierendes Ätzen dieses Stapels magnetischerFilme.
    [7] Verfahren nach Anspruch 6, dadurch gekennzeichnet,dass der Schritt des strukturierenden Ätzens den Schritt des Ätzens durchChlor-gestütztes RIEbeinhaltet.
    [8] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass der Schritt des Bereitstellens des Substrats die folgendenSchritte beinhaltet: Bereitstellen eines Substrats mit einer dielektrischenSchicht mit einer Oberfläche,in der ein erster Hohlraum mit einer Barriereauskleidung eines ausgewählten Materials anSeitenwändenund dem Boden eines Grabens hergestellt wird, und Auffüllen desersten Hohlraums mit der Barriereauskleidung mit einem leitendenMaterial, um das mindestens eine Metallisierungsgebiet auszubilden.
    [9] Verfahren nach Anspruch 8, gekennzeichnet durch dieBearbeitungsschritte des Verwendens der Schicht aus einem schützendenEinschlussmaterial zum Bereitstellen einer selbstausgerichteten Ätzmaskeund des Ätzenseines zweiten Hohlraums in die dielektrische Schicht, wobei derzweite Hohlraum durch das schützendeEinschlussmaterial und die Barriereauskleidung von der Metallisierungsleitung getrenntist.
    [10] Verfahren nach Anspruch 9, dadurch gekennzeichnet,dass das Auskleidungsmaterial an den Seiten und dem Boden des erstenHohlraums SiC ist und das schützendeEinschlussmaterial ein Isolator ist, der aus der aus SiN und SiCbestehenden Gruppe ausgewähltwird.
    [11] Verfahren nach Anspruch 10, gekennzeichnet durchden weiteren Bearbeitungsschritt des Auffüllens des zweiten Hohlraumsmit einem leitenden Material.
    [12] Verfahren nach Anspruch 3, dadurch gekennzeichnet,dass das schützendeEinschlussmaterial des Metallisierungsgebiets so ausgewählt wird,dass Effekte einer Ionenwanderung und/oder einer Elektromigrationaus dem das die Metallisierungsgebiet bildenden Material verringertwerden.
    [13] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass die Oberflächedes Metallisierungsgebiets mit Vertiefungen zwischen ungefähr 10 nmund 100 nm versehen wird.
    [14] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass das das Metallisierungsgebiet bildende Material aus der ausKupfer und Wolfram bestehenden Gruppe ausgewählt wird.
    [15] Verfahren nach Anspruch 8, dadurch gekennzeichnet,dass die Barriereauskleidung aus Tautal, Tantalnitrid, Titan, Titannitrid,Siliciumnitrid, Siliciumcarbid und Kombinationen dieser Materialienausgewähltwird.
    [16] Verfahren nach Anspruch 1, gekennzeichnet durchden Bearbeitungsschritt des Abscheidens einer dielektrischen Schichtdirekt auf der Oberfläche desschützendenEinschlussmaterials und der Oberfläche des dielektrischen Materials.
    [17] Verfahren nach Anspruch 16, dadurch gekennzeichnet,dass das Material, das das mindestens eine Metallisierungsgebietbildet, aus Kupfer und Wolfram ausgewählt wird und der abgeschiedenedielektrische Film ein Material ist, das aus Siliciumoxid und einemDielektrium mit niedrigem K-Wert ausgewählt wird.
    [18] Verfahren nach Anspruch 16, dadurch gekennzeichnet,dass das schützendeEinschlussmaterial mit dem abgeschiedenen dielektrischen Film zusammenwirkt,um die Kapazitätneu hergestellter Bauteile zu verringern.
    [19] Verfahren nach Anspruch 18, dadurch gekennzeichnet,dass andere Metallisierungsgebiete über der Schicht aus schützendemEinschlussmaterial angebracht werden.
    [20] Verfahren nach Anspruch 19, dadurch gekennzeichnet,dass die anderen Metallisierungsgebiete schützend eingeschlossen werden.
    [21] Weiter bearbeitbare Halbleiterstruktur mit mindestenseinem Metallisierungsgebiet, mit: – einem Substrat mit einerdielektrischen Schicht auf einer Oberfläche; – dem genannten mindestenseinen Metallisierungsgebiet, das in der dielektrischen Schicht ausgebildet istund übereine Oberflächeverfügt,die bis unter die Oberflächeder dielektrischen Schicht mit einer Vertiefungsstruktur versehenist; und – einerSchicht aus einem schützendenEinschlussmaterial, das die Oberfläche des mindestens einen Metallisierungsgebietsbedeckt und die Vertiefungsstruktur zumindest teilweise auffüllt.
    [22] Halbleiterstruktur nach Anspruch 21, dadurch gekennzeichnet,dass die Schicht des schützenden Einschlussmaterialsaus der aus Tantal, Tantalnitrid, Titan, Titannitrid, Siliciumnitridund Siliciumcarbid bestehenden Gruppe ausgewählt ist.
    [23] Halbleiterstruktur nach Anspruch 21, dadurch gekennzeichnet,dass das mindestens eine Metallisierungsgebiet aus der aus Kupferoder Wolfram bestehenden Gruppe ausgewählt ist.
    [24] Halbleiterstruktur nach Anspruch 21, dadurch gekennzeichnet,dass zwischen der dielektrischen Schicht und dem Metallisierungsgebieteine Barriereauskleidung vorhanden ist.
    [25] Halbleiterstruktur nach Anspruch 24, dadurch gekennzeichnet,dass die Barriereauskleidung zwischen der dielektrischen Schichtund dem mindestens einen Metallisierungsgebiet aus der aus Tantal, Tantalnitrid,Titan, Titannitrid, Siliciumnitrid und Siliciumcarbid bestehendenGruppe ausgewähltist.
    [26] Halbleiterstruktur nach Anspruch 25, dadurch gekennzeichnet,dass mindestens ein geätzterStapel magnetischer Filme vorhanden ist, die sich auf der Oberfläche derSchicht aus schützendemEinschlussmaterial und der Oberfläche der dielektrischen Schichtgemäß einemausgewähltenMuster erstrecken.
    [27] Halbleiterstruktur nach Anspruch 22, dadurch gekennzeichnet,dass mindestens ein geätzterStapel magnetischer Filme vorhanden ist, die sich auf der Oberfläche derSchicht aus schützendemEinschlussmaterial und der Oberfläche der dielektrischen Schichtgemäß einemausgewähltenMuster erstrecken.
    [28] Halbleiterstruktur nach Anspruch 24, dadurch gekennzeichnet,dass mindestens ein Metallisierungsgebiet mindestens zwei benachbarteMetallisierungsleitungen aufweist, die in der dielektrischen Schichtausgebildet sind und durch das schützende Einschlussmaterial bedecktsind, wobei die dielektrische Schicht ferner ein Hohlraum aufweist,der zwischen zwei benachbarten Metallisierungsleitungen in sie eingeätzt ist.
    [29] Halbleiterstruktur nach Anspruch 24, dadurch gekennzeichnet,dass die Schicht aus schützendem Einschlussmaterial,die das mindestens eine Metallisierungsgebiet bedeckt und die Barriereauskleidung zwischender dielektrischen Schicht und dem mindestens einen Metallisierungsgebietaus einem Material bestehen, das dazu ausgewählt ist, Ionenwanderung ausgehendvon der mindestens einen Metallisierungsleitung zu verringern.
    [30] Halbleiterstruktur nach Anspruch 29, dadurch gekennzeichnet,dass das mindestens eine Metallisierungsgebiet aus Kupfer oder Wolframbesteht.
    [31] Halbleiterstruktur nach Anspruch 21, dadurch gekennzeichnet,dass die Oberflächedes mindestens einen Metallisierungsgebiets um ungefähr 10 nmbis 100 nm bis unter die Oberflächeder dielektrischen Schicht vertieft ist.
    [32] Halbleiterstruktur nach Anspruch 21, dadurch gekennzeichnet,dass die Schicht aus schützendem Einschlussmaterialeine eingeebnete Schicht ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US20190326164A1|2019-10-24|Via Patterning Using Multiple Photo Multiple Etch
    US9312172B2|2016-04-12|Semiconductor device and method for making same
    EP1102315B1|2006-11-02|Verfahren zum Vermeiden von Kupfer-Kontamination der Seitenflächen eines Kontaktloches oder einer Doppel-Damaszenen-Struktur
    US6274499B1|2001-08-14|Method to avoid copper contamination during copper etching and CMP
    US6383920B1|2002-05-07|Process of enclosing via for improved reliability in dual damascene interconnects
    US7528493B2|2009-05-05|Interconnect structure and method of fabrication of same
    US6509267B1|2003-01-21|Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
    US5656543A|1997-08-12|Fabrication of integrated circuits with borderless vias
    US6245663B1|2001-06-12|IC interconnect structures and methods for making same
    US7126222B2|2006-10-24|Semiconductor device
    KR100930556B1|2009-12-09|반도체 장치 및 그 제조 방법
    JP4801296B2|2011-10-26|半導体装置及びその製造方法
    CN106158827B|2019-06-14|气隙结构和方法
    US6452251B1|2002-09-17|Damascene metal capacitor
    US6686662B2|2004-02-03|Semiconductor device barrier layer
    TWI495071B|2015-08-01|具有穿透基板互連之半導體
    US6910907B2|2005-06-28|Contact for use in an integrated circuit and a method of manufacture therefor
    US6071809A|2000-06-06|Methods for forming high-performing dual-damascene interconnect structures
    US4943539A|1990-07-24|Process for making a multilayer metallization structure
    US7119009B2|2006-10-10|Semiconductor device with dual damascene wiring
    TW536736B|2003-06-11|Metal hard mask for ILD RIE in damascene structures
    US7427803B2|2008-09-23|Electromagnetic shielding using through-silicon vias
    CN102208342B|2013-11-06|硅穿孔的形成方法
    US7443029B2|2008-10-28|Adhesion of copper and etch stop layer for copper alloy
    TW396524B|2000-07-01|A method for fabricating dual damascene
    同族专利:
    公开号 | 公开日
    DE102004030860B4|2007-05-31|
    US6812141B1|2004-11-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-03| OP8| Request for examination as to paragraph 44 patent law|
    2007-10-31| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US |
    2007-11-29| 8364| No opposition during term of opposition|
    2015-06-08| R081| Change of applicant/patentee|Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE |
    2017-01-03| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]